

第9章 半导体存储器 题解

习题

9.1 怎么分析存储器的寻址范围？设存储器的起始地址为全 0，试分别写出 $2K \times 1$ 位和 $8K \times 4$ 位存储系统的地址范围，用十六进制表示。

[解答] 以地址线的位数为指数，以 2 为底数的幂为最大直接寻址范围。根据存储器的地址线取值，找到该存储器的第 0 个字的地址，以及最后一个字的地址。从第 0 个字的地址到最后一个字的地址即为该存储器的寻址范围。 $2K \times 1$ 位地址范围：000H~7FFH； $8K \times 4$ 位地址范围：0000H~1FFFH。

9.2 画出 4 字 $\times$ 4 位 RAM 的单地址结构图。

[解答] 单地址结构图如图 P9.2 所示




图 P9.2

9.3 画出 16 字 $\times$ 1 位 RAM 的双地址结构图。

[解答] 结构图如图 P9.3 所示





图 P9.3

9.4 二极管 ROM 电路如题图 9.4 所示。已知 A_1A_0 取值为 00、01、10、11 时，地址译码器输出 $W_0 \sim W_3$ 分别出现高电平。根据电路结构，说明内存单元 0~3 中的内容是什么？图中“.”表示如虚线框所示的二极管连接。




题图 9.4

[解答] 0 ~ 3 单元的内容分别是：0100，1001，0010，1000

9.5 题图 9.5 所示为一个 8×4 位 ROM， $A_2A_1A_0$ 为地址输入，当其取值为 000~111 时，地址译码器输出 $W_0 \sim W_7$ 分别为高电平； $D_3D_2D_1D_0$ 是数据输出。图中“.”表示存储单元有元件。

- (1) 试分别写出 D_3 、 D_2 、 D_1 、 D_0 和 A_2 、 A_1 、 A_0 之间的逻辑函数式；
- (2) 说明内存单元 0~7 中的内容是什么？



题图 9.5

[解答] 电路图连接与图 9.3.2 类似。

(1) $A_2A_1A_0$ 可以取值：000，001，010，011，100，101，110，111。

真值表：

A_2	A_1	A_0	D_3	D_2	D_1	D_0
0	0	0	0	0	0	1
0	0	1	1	0	0	1
0	1	0	0	0	1	1
0	1	1	0	1	0	0
1	0	0	1	0	1	1
1	0	1	1	1	1	0
1	1	0	0	1	0	0
1	1	1	1	1	0	0

从真值表可以得到：

$$D_3(A_2A_1A_0) = \sum m(1,4,5,7) \quad D_2(A_2A_1A_0) = \sum m(3,5,6,7)$$


$$D_1(A_2A_1A_0) = \sum m(2,4,5) \quad D_0(A_2A_1A_0) = \sum m(0,1,2,4)$$

(2) 内存单元 0~7 中的内容分别是：0001, 1001, 0011, 0100, 1011, 1110, 0100, 1100。


9.6 题图 9.6(a)所示为用 16×4 位 ROM 和同步 4 位二进制加法计数器 74LS161 组成的脉冲分频电路，ROM 的点阵图如题图 9.6(b)所示。设 74LS161 的输出初态为 $Q_3Q_2Q_1Q_0=0000$ ，

(1) 分析 74LS161 电路的功能，说明电路的计数长度 M 为多少？

(2) 写出输出 D_3 、 D_2 、 D_1 和 D_0 的逻辑表达式，并画出在 CP 信号连续作用下 D_3 、 D_2 、 D_1 和 D_0 的输出电压波形，说明它们和时钟信号 CP 的频率之比。




题图 9.6(a)



题图 9.6(b)

[解答] (1) 74161 电路的状态图如下：



其计数长度为 15。

$$(2) \quad D_3 = \sum m(0,5,6,7,8,9) \quad D_2 = \sum m(0,3,4,8,9,13,14)$$

$$D_1 = \sum m(0,2,5,8,11,14) \quad D_0 = \sum m(0,2,4,6,8,10,12,14)$$

由上式，可列出 $D_3 D_2 D_1 D_0$ 与 $A_3 A_2 A_1 A_0$ 的真值表如表 P9.6 所示：

表 P9.6 真值表

地址输入				数据输出				地址输入				数据输出			
A_3	A_2	A_1	A_0	D_3	D_2	D_1	D_0	A_3	A_2	A_1	A_0	D_3	D_2	D_1	D_0
0	0	0	0	1	1	1	1	1	0	0	0	1	1	1	1
0	0	0	1	0	0	0	0	1	0	0	1	1	1	0	0
0	0	1	0	0	0	1	1	1	0	1	0	0	0	0	1
0	0	1	1	0	1	0	0	1	0	1	1	0	0	1	0
0	1	0	0	0	1	0	1	1	1	0	0	0	0	0	1
0	1	0	1	1	0	1	0	1	1	0	1	0	1	0	0
0	1	1	0	1	0	0	1	1	1	1	0	0	1	1	1
0	1	1	1	1	0	0	0	1	1	1	1	0	0	0	0

从 74LS161 的状态图可知，其输出 $Q_3 Q_2 Q_1 Q_0$ 的状态从 0001~1111 循环变化。将表 P9.6 的数据 $D_3 D_2 D_1 D_0$ 按地址变化的顺序排列，可得电压波形图如图 P9.6 所示：




图 P9.6 波形图

从波形图上可以看出， D_3 、 D_2 、 D_1 、 D_0 与 CP 的频率比分别是 1/15、1/5、1/3、7/15。

9.7 画出由 512 字×1 位 RAM 构成 1024 字×4 位的存储体。

[解答] 使用芯片的数目 N 为

$$N = \frac{\text{存储器容量}}{\text{芯片容量}} = \frac{1024 \times 4}{512 \times 1} = 8$$

结构图如图 P9.7 所示




图 P9.7

9.8 画出由 512 字×4 位 RAM 构成的 1024 字×8 位的存储体。

[解答] 使用芯片的数目 N 为

$$N = \frac{\text{存储器容量}}{\text{芯片容量}} = \frac{1024 \times 8}{512 \times 4} = 4$$

结构图如图 P9.8 所示





图 P9.8

9.9 用 3 片 RAM2114(1k×4)组成题图 9.9 所示电路。

- (1) 分析图示电路存储器的容量是多少？
- (2) 写出每一片 RAM 2114 的地址范围(用十六进制表示)；
- (3) 图示电路是对 RAM2114 进行字扩展？还是位扩展？或者是字位同时进行扩展？
- (4) 若要实现 2k×8 的存储器，需要多少片 2114 芯片？



题图 9.9

[解答]

(1) 由题图可知：电路存储器的容量是 $3k \times 4$ 。

(2) $A_{15}A_{14}A_{13}A_{12}$, $A_{11}A_{10}A_9A_8$, $A_7A_6A_5A_4$, $A_3A_2A_1A_0$

2 1 1 4 - 1: 0010 0100 0000 0000 ~ 0010 0111 1111 1111

2 1 1 4 - 1 的值范围: 2 4 0 0 H ~ 2 7 F F H。

2 1 1 4 - 2: 0011 0000 0000 0000 ~ 0011 0011 1111 1111

2 1 1 4 - 2 的值范围: 3 0 0 0 H ~ 3 3 F F H。

2 1 1 4 - 3: 0011 1100 0000 0000 ~ 0011 1111 1111 1111

2 1 1 4 - 3 的值范围: 3 C 0 0 H ~ 3 F F F H。

(3) 电路是对 RAM2114 进行字扩展。

(4) 若要实现 $2k \times 8$ 的存储器，需要 4 片 2114 芯片。

9.10 试回答下列问题。

(1) 将一个包含有 32768 个基本存储单元的电路设计成 4096 个字的 RAM。

①该 RAM 有几根数据线？

②该 RAM 有几根地址码输入线？

(2) 将一个包含有 16384 个基本存储单元的存储电路设计成 4096 个字的 RAM。

①该 RAM 有多少个地址？

②该 RAM 有多少个数据读出线？

(3) 有一个容量为 256×4 位的 RAM。

①该 RAM 有多少个基本存储单元？

②该 RAM 每次访问几个基本存储单元？

③该 RAM 有多少地址引线？

(4) 容量为 $16K \times 8$ 的 RAM。

①该 RAM 有多少个基本存储单元？

②该 RAM 有多少根数据引线？

③该 RAM 有多少根地址引线？

[解答] (1) ①8 根，②12 根；(2) ①4096，②4；(3) ①1024，②4，③8；(4) ①128

K，②8，③14

9.11 试用 256×4 位的 RAM 扩展成 1024×8 位存储器。

[解答] 使用芯片的数目 N 为

$$N = \frac{\text{存储器容量}}{\text{芯片容量}} = \frac{1024 \times 8}{256 \times 4} = 8$$

结构图如图 P9.11 所示




图 P9.11

9.12 试用 4×2 位的 RAM 扩展成 16×2 位存储器。

[解答] 使用芯片的数目 N 为

$$N = \frac{\text{存储器容量}}{\text{芯片容量}} = \frac{16 \times 2}{4 \times 2} = 4$$


结构图如图 P9.12 所示

9.13 用 16×4 位的 PROM 设计一个将两个 2 位二进制数相乘的乘法器电路，列出 PROM 的数据表，画出存储矩阵的点阵图。


9.14 题图 9.14 是用 multisim 设计一个 2k×8 位的 RAM 存储器(HM6116)的读写电路，将数据存入相应的地址并能够在读取模式将数据读取出来，并利用数码管显示读、写的的数据。图中，11 位地址码 $A_{10}A_9 \dots A_1A_0=00000000000$ (即 000H)，输入数据为 8421BCD 码。要求：

(1) 在地址 001H 保存 (36)_{8421-BCD}，地址 100H 保存 (12)_{8421-BCD}，并比较读取的数据和写入的数据。

(2) 用 8k×8 的 RAM 芯片 (HM1-65642) 组成一个 16K×16 位的存储器；存储地址以及写入和读出的数据，均带有数码显示（采用数码管显示，显示 16 进制即可）。画出 multisim 仿真电路，并演示仿真结果。



题图 9.14(a) HM6116 的写操作



题图 9.14(b) HM6116 的读操作




图 P9.12

9.13 用 16×4 位的 PROM 设计一个将两个 2 位二进制数相乘的乘法器电路，列出 PROM 的数据表，画出存储矩阵的点阵图。

[解答] 设两个 2 位二进制数分别为 A_1A_0 、 B_1B_0 ，乘积为 $D_3D_2D_1D_0$ 。列出真值表：

A_1	A_0	B_1	B_0	D_3	D_2	D_1	D_0
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	0
0	0	1	0	0	0	0	0
0	0	1	1	0	0	0	0
0	1	0	0	0	0	0	0
0	1	0	1	0	0	0	1
0	1	1	0	0	0	1	0
0	1	1	1	0	0	1	1
1	0	0	0	0	0	0	0
1	0	0	1	0	0	1	0
1	0	1	0	0	1	0	0
1	0	1	1	0	1	1	0
1	1	0	0	0	0	0	0

1	1	0	1	0	0	1	1
1	1	1	0	0	1	1	0
1	1	1	1	1	0	0	1

$$D_3 = m_{15}$$

$$D_2 = m_{10} + m_{11} + m_{14}$$

$$D_1 = m_6 + m_7 + m_9 + m_{11} + m_{13} + m_{14}$$

$$D_0 = m_5 + m_7 + m_{13} + m_{15}$$

由上表可画出存储矩阵的点阵图如图 P9.13 所示：




图 P9.13